

(H2-130635).rf 1

(19) Japan Patent Office (JP) (11) Patent Application Publication
(12) Official Patent Publication (A) HEI2-130635
(51) ID Office (43) Publication May 18, 1990
Int. Cl⁴ Ref. No.
G 06 F 370 A 7361-5B
9/38

Examination Apply No apply Number of claims 7 (total 12 pages)

(54) Title of the invention

System for simultaneously processing plural instructions

(21) Patent application SHO63-283679
(22) Application date November 11, 1988

(72) Inventor Michio Morioka
c/o HITACHI SEISAKUJO, INC.
4026 Kuji-cho, Hitachi-shi, Ibaragi-ken

(72) Inventor Kei-ichi Kurosawa
c/o HITACHI SEISAKUJO, INC.
4026 Kuji-cho, Hitachi-shi, Ibaragi-ken

(72) Inventor Tada-aki Bando
c/o HITACHI SEISAKUJO, INC.
4026 Kuji-cho, Hitachi-shi, Ibaragi-ken

(72) Applicant HITACHI SESAKUJO, INC.
6 Kanda-Surugadai 4-chome, Chiyoda-ku,
Tokyo

(74) Attorney Patent Attorney Katsuo Ogawa and two
others

Specification

1. Title of the invention

System for simultaneously processing plural instructions

2. Claims

1. A system for simultaneously processing plural instructions in a multistage pipeline computer comprising an instruction reading unit for simultaneously reading multiple instructions from a main storage for storing instructions and operands, plural decoding units for interpreting said read instructions and identifying the types of said instructions and operands, plural operand reading units for reading required operands from said main storage or a general-purpose register file according to the results given by said decoding units, plural processing units for executing operations on said read operands according to the types of said instructions, wherein said decoding units comprise a decoding means for simultaneously decoding plural instructions and a determining means for determining whether said decoded instructions can be processed in parallel, and a means for coupling said instructions which can be processed in parallel, and wherein said plural instructions coupled are processed in pipelines synchronously between said plural operand reading means and plural processing units.
2. The system for simultaneously processing plural instructions according to Claim 1, characterized by the fact that said system comprises at least one status register for indicating the operation result status of said operations, wherein the operation result statuses of said plural instructions which are coupled and executed are reflected on said status register according to the sequence of said instructions.
3. The system for simultaneously processing plural instructions according to Claim 1, characterized by the fact that said system comprises at least one status register for indicating the operation result status and a means for transferring the operation result statuses

between plural pipelines, wherein it is determined whether a conditional branch instruction is executed according to a selection result between the operation result status which was transferred from another pipeline and the content of said status register.

4. The system for simultaneously processing plural instructions according to Claim 1, characterized by the fact that said system further comprises a means for transferring the operation results between plural pipelines, wherein the transferred operation results are used to execute the operations of other instructions.
5. The system for simultaneously processing plural instructions according to Claim 1, characterized by the fact that said system is performed in plural pipeline processing units consisting of the same logic hardware.
6. The system for simultaneously processing plural instructions according to Claim 1, characterized by the fact that said system further comprises a general-purpose register file shared by plural pipeline processing units and having plural read/write ports and a cache memory having plural read/write ports so that simultaneous processing is performed.
7. A system for simultaneously processing plural instructions in a multistage pipeline computer comprising an instruction reading unit for reading plural variable-length instructions from a main storage for storing variable-length instructions and operands, plural decoding units for interpreting said read instructions and identifying the types of instructions and the types of operands, plural operand reading units for reading required operands based on the decoding results from said decoding units, plural processing units for executing operations on said operands according to the types of the instructions, characterized by the fact that said decoding units comprise plural decoders consisted of the same number of bits as a minimum unit of variable-length instructions, and plural instructions which are read from said main storage are simultaneously decoded by using said decoders to simultaneously decode each minimum unit of

an instruction and then using the decoded results to identify the head of the instruction.

3. Detail explanation of the invention

[Scope of the invention]

The present invention relates to a processing unit which executes instructions sequentially, and componenticularly to a processing unit which executes plural instructions simultaneously. More precisely, the present invention relates to an architecture for executing plural instructions simultaneously while maintaining the succession of instructions in a processing unit consisting of plural pipelines.

[Prior art technology]

In the prior art, high performance of a general-purpose computer has been realized by multistage pipelining. Processes for executing an instruction, such as instruction fetching, decoding, operand address calculation, operand fetching, operation, are considered to be distinct stages. Different instructions are executed at each stage so that high performance is realized. It is assumed in a multistage pipeline system that instructions are executed sequentially. In other words, instructions are executed sequentially based on a program counter and their execution sequence is never changed unless program control instructions such as branch instructions are executed. Instructions are executed in a conventional general-purpose computer, assuming the succession of instruction execution is maintained.

On the other hand, attempts have been made to speed up the process by executing plural instructions in parallel for a long time. These include, for instance, CDC5500 described in "Parallel Operation in the Control Data 6600", Proc. of Spring Joint Computer Conference, 1964 and, more recently, Motorola's MC88100 described in "Supercomputing on Chip" VLSI System Design May 1988, pp24 - 33. Similar architecture can be seen in "Multi

execution unit, uni-processor system" described in Patent Publication No. SHO62-262142. In CDC500 and MC88100, fixed-point and floating-point calculations are restricted to data between general-purpose registers. Data transfer between general-purpose registers and the main memory is executed by dedicated load/store instructions. Plural processing units are provided and they can operate independently. This data structure allows the parallel execution of a transfer instruction between the main memory and general-purpose registers and an operation instruction, as well as plural operation instructions. This architecture executes transfer instructions and operation instructions asynchronously. Asynchronous execution of these instructions is useful for deriving potential parallel execution in a program. However, there are some problems, too.

The first problem is that a complex control mechanism may be required to maintain the instruction sequence. For executing an operation on a datum, the datum in question is transferred from main memory to a general-purpose register and the operation is executed on the datum in the general-purpose register, the result being transferred from the general-purpose register to the main memory. This process is executed with three instructions, i.e. load, operation, and store instructions and must be executed sequentially. However, the sequence of the instructions is not assured if they are executed asynchronously. Therefore, the CDC5500 architecture uses a scoreboard system to maintain the sequence of instructions. The scoreboard system employs flags for exclusive control of each entry in the general-purpose register, known as a scoreboard bit. When an instruction is decoded, the flag in the general-purpose register which includes the operand of the instruction is turned on. The flag is cleared when the execution of the instruction is completed. An instruction which attempts to access a register whose flag is ON is blocked and kept waiting until the flag is turned OFF. This ensures maintaining the sequence of instructions described above. In the "plural execution unit, uni processor system" described in Patent Publication No. SHO 62-263142, plural processing units

can be provided to execute plural instructions asynchronously. Its architecture comprises a more extensive exclusive control mechanism for general-purpose registers in order to ensure the sequence of instructions. This exclusive control mechanism for general-purpose registers increases hardware complexity and may cause a reduction in the performance of operation processing. Conventional pipeline systems ensures the sequence of instructions when a series of sequential processes, such as load, operation, and store, are executed. Therefore, it is possible to simplify exclusive control for general-purpose registers and to transfer loaded data directly to operation instructions without passing through general-purpose registers. On the other hand, the CDC5500 architecture stores the loaded data in general-purpose registers and operation instructions are held until the score board flag is cleared. This causes a delay in transferring data between the instructions due to the exclusive control overhead.

The second problem accompanying asynchronous execution of instructions complicates the status control of the processing units. Conventional single pipeline systems do not change the execution sequence of instructions. The status of processing units changes according to the order of instructions, reflecting the status registers. As long as this is assured, status control is easy. For instance, it assures that the execution results of the preceding instructions are stored in status registers before a condition is determined for a conditional branch instruction which transfers control according to the status of the processing units. For interruptions, the status of the processing units at the time of interruption can be easily determined. It is also easy to reproduce the status of processing units when interruption occurs after some procedures are executed for n interrupt request.

Conversely, when instructions are executed asynchronously, there is no guarantee that the instructions are executed sequentially, complicating the status management of processing units. For instance, if an instructions for generating a condition and a

conditional branch instruction are asynchronously executed, there is no assurance that the execution result to generate the condition is reflected in the status register before the conditional branch instruction is executed. To solve this problem, the Motorola's MC88100 uses a system for transferring the execution result status of an instruction to generate a condition to a conditional branch instruction via a general-purpose register. This system allows synchronizing an instruction to generate a condition with a conditional branch instruction by means of the exclusive control mechanism of general-purpose registers. However, this system requires conditional branch instructions to have a format in which they can specify a general-purpose register with its operand. This system is unavailable in a computer which executes the instruction set without this format.

[Problems overcome by the invention]

As is described above, a conventional system for simultaneously processing plural instructions wherein instructions are executed asynchronously using plural different execution units has the problem that a complex exclusive control mechanism is required for general-purpose registers in order to ensure the essentially sequential processing of instructions. In addition, the exclusive control mechanism may cause a reduction in performance due to the data transfer overhead among instructions. Furthermore, the management of the status registers of processing units is complicated because asynchronously execution of instructions does not ensure their sequence.

Patent Publication No. SH062-65133 is known for a means for executing plural instructions simultaneously within the time for executing an instruction. However, no description is provided on how plural instructions are to be executed.

A purpose of the present invention is to provide a processing unit and a system for simultaneously processing plural instructions, which enables simultaneous processing of plural instructions while

maintaining their succession according to the sequence of instructions stated in a program.

Another purpose of the present instruction is to provide a system for simultaneously processing plural instructions, comprising at least one status register for plural processing units, said status register being updated according to the sequence of instructions stated in a program.

Another purpose of the present invention is to provide a system for simultaneously processing instructions, wherein the general-purpose register file does not require an exclusive control mechanism.

Another purpose of the present invention is to provide a system for simultaneously processing instructions, comprising repetitive hardware structures having the same logic.

[Problem resolution means]

The above purposes are attained by configuring a processor using plural pipelines consisting of hardware of the same logic and by a system for simultaneously processing plural instructions, comprising a means for decoding plural instructions simultaneously, a means for determining whether the decoded instructions can be executed in parallel and, if so, coupling these instructions, and a means for always executing the coupled instructions synchronously in plural pipeline processing units. A processor consisting of plural pipelines is provided in the sole status register which indicates an operation result status. The operation result statuses of the plural instructions coupled are combined according to the instruction sequence in a program, and simultaneously reflected in the status register. The register file and cache memory are shared by plural pipelines, having plural read/write ports for providing operands simultaneously for each pipeline.

[Efficacy]

The decoder decodes, picks up, and analyses plural instructions simultaneously, regardless of whether they are fixed-length or variable-length instructions. It is determined that the plural instructions picked up can be executed in parallel by analyzing the operand combination or comparing the instruction types. If the parallel execution is available, these instructions are coupled and executed using plural pipelines. In this case, the plural instructions coupled are executed synchronously. In other words, these plural instructions are present at the same stage of each pipeline regardless the complexity of the instruction. The operation result statuses in the pipelines are merged according to the instruction order and reflected in the sole status register. Thus, plural instructions can be executed without their sequence being changed while maintaining their succession. Ensuring the succession of instructions allows simplification of the exclusive control of the general-purpose registers. It is also ensured that the sole status register is updated according to the instruction sequence, facilitating the status management of processing units for conditional branch instructions and interruptions.

[Embodiments]

An embodiment of the present invention is described hereinafter, with reference to the drawings. Fig.2 shows an example of a computer system to which the present invention is applied. Cluster computers 100, 110, and 120 are connected to a global memory 130 at global memory ports 131, 132, and 133. The cluster computers share the global memory 130 which is duplicated for high reliability. Each cluster computer is connected to magnetic disks 141, 142 or terminals 143, 144 via an I/O switching network 140. In the cluster computer 100, processing units 103, 104, 105, and 106 are connected to a common memory 101 via a common bus 102 and a memory port 108. In the common memory 101 are stored programs and data necessary for the processing units. An input/output port 107 is used for the processing units to access input/output devices such as the magnetic disks 141 and 142.

An internal architecture of the processing unit 103 is described hereafter, with reference to Fig.3. An instruction cache memory 230 temporally holds the instructions to be executed in the processing unit 103. An instruction fetch unit 200 reads the instructions from the instruction cache memory 230 and transfers them to the instruction execute unit 210. Logical addresses 201 which are output from the instruction fetch unit 200 are converted to physical addresses by an instruction address convert buffer 220 and supplied to the instruction cache memory 230. Instructions read from the instruction cache memory 230 are supplied to the instruction fetch unit 200 via a bus 202. Other functions of the instruction fetch unit 200 include the control of instruction fetch direction, for which it has an internal branch predict buffer. When the instruction fetch unit 200 detects a branch instruction among the fetched instructions, it accesses the branch predict buffer to determine the instruction address to branch. An operand cache memory 250 temporarily holds operands accessed by an instruction execute unity 210. An operand address convert buffer 240 converts logical addresses 203 which are output from the instruction execute unit 210 to physical addresses and transfers them to the operand cache memory 250. The instruction execute unit receives instructions from the instruction fetch unit 200, decodes them, and performs operand address calculation, operand fetch, and operation according to the decoding results. A common bus monitor 280 monitors transactions on a common bus 102 and, if necessary, cancels or updates the operand cache memory 250. This ensures the consistency of the operand cache memories provided in plural processing units.

The instruction fetch unit 200 is described next, with reference to Fig.4. A fetch pointer 300 holds the addresses of instructions to fetch. A selector 302 selects an adder 301 and the fetch pointer is increased by a certain increment as far as instructions are fetched sequentially. In this embodiment, 16 byte length data is read per each instruction fetch and accordingly the fetch pointer 300 is increased by 16. If a branch instruction is included in the fetched instructions, the selector 302 selects a branch address

304 which is sent from the branch predict buffer 330 or the instruction execute unit, and sets the fetch pointer 300 at the branch address. An instruction is read from the instruction cache memory 230 according to the address in the fetch pointer 300 and stored in the instruction buffer 310. The instruction buffer 310 is a first-in first-out buffer and is assumed to have eight 16-byte entries. The instruction buffer 310 has a read address register 312. The read address register 312 indicates any byte position of the instruction buffer 310. An aligner 311 reads 18-byte information from the indicated byte position and sends it to a decoder 314. An instruction pick up component 315 informs an adder 313 of the size of the picked up instruction and a new value is determined for of a read address register 312. The decoder component 314 decodes the 16-byte information read from the instruction buffer using plural decoders having the same number of bits as the minimum unit of instructions. Here, the minimum unit of instructions is 2 bytes and accordingly 16-byte information is decoded simultaneously using eight decoders for two bytes each. The analysis results from these eight decoders are transferred to an instruction pick up 315. The instruction pick up 315 picks up a first instruction 319 and determine the size 316 of the first instruction as well as picks up a second instruction 325 and determines the size 326 of the second instruction size 326 according to the information given by the decoder. In this embodiment, two instructions are simultaneously picked up. However, more than two instructions can be simultaneously picked up. With the decoding system described above, plural variable length instructions can be simultaneously picked up. The picked up first and second instructions 319 and 325 and their size information 316 and 317 are simultaneously stored in the execute unit instruction buffer 340.

On the other hand, a program counter 320 holds the address in the main memory of the first instruction picked up by the decoder 314. An adder 323 is used to calculate the address of the second instruction, which adds the size 316 of the first instruction to the program counter 320. The addresses in the main memory

)

included, it sends the address of the branch instruction to the branch predict buffer 330 by controlling the selector 324 based on which instruction it is, the first or second. The branch predict buffer selects a specific entry of the branch predict buffer using the address sent and compares it with the compare address tag 332 using the comparator 336 to determine whether the branch instruction in question has been registered. If the branch instruction is registered and the branch predict bit 333 indicates a branch, the branch address is set in the program counter 320 and fetch pointer 300. At this time, the instruction buffer 310 is entirely cleared. Then, the branched instruction 335 is stored in the instruction buffer 310 using the selector 303. On the other hand, no operation is performed if the branch predict bit 333 indicates no branch.

The instruction execute unit 210 is described in detail hereafter, with reference to Fig.5. The embodiment in Fig.5 is configured to execute two instructions simultaneously, and can be easily configured to execute more than two instructions simultaneously, as well. An execute unit instruction buffer 340 reads two instructions simultaneously and decoders 400 and 401 determine the instruction type and operand type. In this instance, it is assumed that the decoder 400 decodes an instruction to be executed first (first instruction) and the decoder 401 decodes an instruction to be executed next (second instruction). The information is sent to an instruction coupling checker 402. The instruction coupling checker verifies the instruction type and the operand conflict and determines whether it is possible to couple the two instructions read from the execute unit instruction buffer 340. Possible coupling of instruction types are shown in Fig.7. Almost all instruction pairs can be coupled except for bit field and decimal operation instructions not coupled to other instructions. In addition, branch instructions and subroutine link instructions cannot be coupled with themselves. Furthermore, two instructions cannot be coupled when the destination operand of one instruction is equal to the source operand of the other instruction.

For the instruction pair which is determined to be coupled by the instruction coupling checker 402, the

following pipeline stages such as address calculation, operand fetch, and operation are synchronously executed. For the pair determined not to be coupled, only the first instruction is given to the following stages. The remaining instruction is treated as the first instruction in the following pair and decoded and determined together with the following instruction whether they can be coupled.

The decoding results of the coupled instructions are set in groups of registers 410 to 414 for the first instruction and 415 to 419 for the second instruction. The register operand address register 410 and 411 store the register addresses of source and destination operands of the first instruction. The registers 418 and 419 serve the same function for the second instruction. When the first instruction includes a memory operand, the register address of the base register is stored in the register 414, the register address of the index register in the register 413, and the displacement information in the register 412. The registers 415, 416, and 417 serve the same function for the second instruction.

The process of the address calculation stage is described. When the first instruction includes a memory operand, its logical address has to be calculated. The address of the memory operand is calculated using an adder 421, which adds the contents of the base register in the address register file 420 indicated by the register 414, the contents of the index register in the address register file 420 indicated by the register 413, and the displacement information 412. The calculated address is stored in a logical address register 425. The same procedure is performed for the second instruction and the calculated logical address is stored in a register 426. The address register file 420 is shared by the first and second instructions, having plural read ports to allow simultaneous address calculation for the first and second instructions.

The memory operand read stage is described. When the first operand includes a memory operand, the memory is accessed using the logical address 425 obtained in the address calculation stage. The logical address 425 is

converted to a physical address in the main memory by an operand address convert buffer 430. Using the physical address, an operand cache memory 431 is accessed and the read memory operand is stored in a register 434. In the same way, the memory operand is stored in a register 435 for the second instruction. The operand address convert buffer 430 and the operand cache memory 431 are shared by the first and second instruction, having plural read port to allow the simultaneous operand reading for the first and second instructions. It is noted here that, for instance, if a cache miss occurs in the first instruction, it cannot proceed to the following stage, the second instruction can not proceed to the following stage.

The configuration of operand fetch stage is described. If the first instruction has a register operand, the operand is read from a data register file 440 according to the information in register operand address registers 432 and 433. On the other hand, if it is a memory operand, the operand is obtained from a register 434 via an aligner 441.

If the source operand is the result of an instruction executed at in the immediately preceding step in the same pipeline, the operand is obtained from an intra-pipe bypass rout 460. On the other hand, the source operand is the result of instructions executed in the immediately preceding step in another pipeline, and the operand is obtained from an inter-pipe bypass route 461. The same procedures are performed for the second instruction.

Processing units 454 and 455 execute operations on the operands obtained at the operand fetch stage and the results are stored in registers 456 and 457. Following this, the operation results are stored in the address register file 420, data register file 440, or operand cache memory 431. The operation results statuses 462 and 463 (zero, overflow, and so on) of the processing units 454 and 455 are transferred to a status code generation circuit 458 and reflected on a status register 459.

The status code generation circuit is described hereafter, with reference to Fig.5. The status code generation circuit 458 has two functions. The first function is to

merge the operation result statuses of the first and second instructions, considering the instruction sequence and reflects it on the status register. The second function is to determine the condition for simultaneously processing a conditional branch instruction and an instruction to generate the condition. In the first function, the operation result status 462 which is output from the processing unit 454 for the first instruction and the operation result status 463 which is output from the processing unit 455 for the second instruction are input into a status generation component 916. Considering that the first instruction should be executed before the second instruction, the status generation component 916 reflects the status from the second instruction on the status 462 from the first instruction and stores it in the status register 459.

The second function is as follows. Assuming that a conditional branch instruction is executed in the pipeline for the second instruction, the branch condition determining information is stored in a register 904 and prediction of the results by the branch predict buffer is stored in a register 905. Assuming that an instruction to generate a branch condition and a conditional branch instruction are sequentially executed, the branch condition is already reflected on the status register when the conditional branch is executed. Therefore, a selector 914 selects the status register 459 and inputs it in a branch determining circuit 915. The branch determining circuit 915 determines whether the branch should be performed using the status register 459 and the branch condition determining information 904, the result of which is compared with the branch prediction results 905 using a comparator 916. If it is found to be consistent, no operation is performed. If not consistent, all of the pipelines are canceled to branch correctly. Now, a case is considered in which an instruction for generating a condition and a conditional branch instruction are executed simultaneously. It is assumed that the first instruction is an instruction for generating a condition and the second instruction is a conditional branch instruction. In this case, the branch condition is not reflected on the status register 469

when the conditional branch instruction is executed. Therefore, the selector 914 selects the operation result status 462 of the first instruction and inputs it into the branch determining circuit 915. The branch determining circuit 915 determines whether the branch should be performed using the operation results status 462 of the first instruction and the branch condition determining information 904, the results of which are compared with the branch predict result 905 using the comparator 916. If it is found to be consistent, no operation is performed. If not consistent, all of the pipelines are canceled to branch correctly.

The configuration of the status code generation circuit 456 described above ensures that the status register 459 is updated according to the instruction sequence and allows the simultaneous execution of a conditional branch instruction and an instruction for generating a branch condition.

The operation of the pipelines is described hereafter, with reference to Figs. 1, 8, and 9. Fig.1 shows the pipeline configuration of an embodiment of the present invention which realizes the simultaneous processing of two instructions. Plural instructions are read from an instruction cache memory 520 at the instruction fetch stage 500. The plural instructions are simultaneously picked up by the pre-decode stage 501. If a branch instruction is included, the branch direction is determined by accessing a branch predict buffer 521. Instructions are read from an execute unit instruction buffer in the instruction buffer state 502. Two instructions are simultaneously decoded and it is determined whether they can be coupled at the decode and combine stage 503. The logical addresses of the memory operands are calculated at the address calculation stages 504 and 511 and they are converted to logical addresses at the address convert stages 506 and 512. The operands are read from an operand cache memory 523 or a register file 522 at the operand fetch stages 505 and 515. Operations are performed on the read operands by the operation stage 509 and 516. The operation results are stored in the operand cache memory 523 or register file 522 by the write stage 510 and 517. After the address calculation stage, two pipelines have the same logic.

The coupled instructions at the decode and combine stage 503 are synchronously executed in two pipelines.

Fig.8 shows the pipeline stage flowchart in which the simultaneous processing of two instructions is effectively performed. In the figure, simultaneous processing of the third and fourth instructions is performed by transferring the operation result between the pipelines, as described above. Simultaneous processing of the ninth and tenth instructions is performed when the branch is successfully predicted for the subroutine jump instruction of the ninth instruction.

Fig.9 shows another a pipeline stage flowchart for the simultaneous processing of two instructions. This shows an example in which the third and fourth instructions cannot be coupled because of a d7 register conflict. In this case, only the third instruction is executed independently and the fourth instruction is coupled with the fifth instruction to execute them. The eighth and ninth instructions are successfully coupled. However, the a0 register conflicts between the seventh and eighth instructions, so that the eighth instruction must wait. In this case, the ninth instruction which is coupled to the eighth also must wait. Thus, synchronous pipelines ensure that the sequence of instructions is maintained.

[Efficacy of the invention]

The present invention enables simultaneous processing of plural instructions while maintaining their sequence, simplifying the exclusive control of general-purpose register file and allowing high performance. This ensures that the sole status register is updated according to the instruction sequence, facilitating the status management of processing units.

4. Brief description of the drawings

Fig.1 is a schematic presentation showing the pipeline configuration of an embodiment of the present invention. Fig. 2 a schematic presentation showing a computer system to which the present invention is applied. Fig.3 shows the internal configuration of the processing unit

in Fig.2. Fig.4 shows the internal configuration of the instruction fetch unit in Fig.3. Fig.5 shows the internal configuration of the instruction execute unit in Fig.3. Fig.6 shows the internal configuration of the status code generation circuit in Fig.5. Fig.7 shows the possible coupling of instructions. Figs. 8 and 9 shows examples of the pipeline stage flowchart.

500 ... instruction fetch stage,
503 ... decode and combine stage,
504, 511 ... address calculation stage,
508, 515 ... operand fetch stage,
509, 516 ... operation stage,
522 ... multi-port register file,
523 ... operand cache.

Agent Patent Attorney Katsuo Ogawa

⑫ 公開特許公報 (A)

平2-130635

⑬ Int. Cl. 5

G 06 F 9/38

識別記号 庁内整理番号

370 A 7361-5B

⑭ 公開 平成2年(1990)5月18日

審査請求 未請求 請求項の数 7 (全12頁)

⑮ 発明の名称 複数命令同時処理方式

⑯ 特 願 昭63-283679

⑰ 出 願 昭63(1988)11月11日

⑮ 発明者 森 岡 道 雄	茨城県日立市久慈町4026番地 株式会社日立製作所日立研究所内
⑮ 発明者 黒 沢 憲 一	茨城県日立市久慈町4026番地 株式会社日立製作所日立研究所内
⑮ 発明者 坂 東 忠 秋	茨城県日立市久慈町4026番地 株式会社日立製作所日立研究所内
⑯ 出願人 株式会社日立製作所	東京都千代田区神田駿河台4丁目6番地
⑯ 代理人 弁理士 小川 勝男	外2名

明細書

1. 発明の名称

複数命令同時処理方式

2. 特許請求の範囲

1. 命令およびオペランドを蓄積する主記憶装置から、複数個の命令を同時に読み出す命令読み出し装置と、読み出された命令を解説し、命令の種類とオペランドの種類を識別する複数個のデコード装置と、デコード装置の結果に基づいて、必要なオペランドを、前記主記憶装置、あるいは、汎用レジスタファイルから読み出す複数のオペランド読み出し装置と、読み出されたオペランドに対して、命令の種類に従い、演算を行なう複数の演算装置から成る多段バイライン計算機において、該デコード装置は複数命令を同時にデコードする手段と、デコードした複数の命令が並列に実行可能かどうかを識別する手段と、並列実行可能な命令を結合する手段を有し、結合された複数の命令を、複数のオペランド読み出し手段および複数の演算装置間で同

期してバイライン処理するようにしたことを特徴とする複数命令同時処理方式。

2. 請求項1記載の複数命令同時処理方式は、演算処理結果の状態を示す少なくとも1つの状態レジスタを有し、結合して実行される複数命令の演算結果の状態を、命令の順序に従つて、状態レジスタに反映するようにしたことを特徴とする複数命令同時処理方式。

3. 請求項1記載の複数命令同時処理方式は、演算処理結果の状態を示す少なくとも1つの状態レジスタと、複数のバイライン間で、演算結果の状態を転送する手段と、他バイラインから転送されてきた演算結果の状態と、前記状態レジスタの内容のどちらかを選択し、選択された結果に基づいて条件分岐命令を実行するか否かを決定するようにしたことを特徴とする複数命令同時処理方式。

4. 請求項1記載の複数命令同時処理方式は、複数のバイライン間で、演算結果を転送する手段を有し、転送された演算結果を用いて、他の

命令の演算を行なうようにしたことを特徴とする複数命令同時処理方式。

5. 請求項1記載の複数命令同時処理方式は、同一論理のハードウエアから成る複数のバイオペラントによって処理されることを特徴とする複数命令同時処理方式。

6. 請求項1記載の複数命令同時処理方式は、複数のバイオペラントによって共有された、複数の読み出し／書き込みポートを持つ汎用レジスタ／ファイルと、複数の読み出し／書き込みポートを持つキヤツシユメモリを有し、同時に処理されることを特徴とする複数命令同時処理方式。

7. 可変長命令およびオペランドを蓄積する主記憶装置から複数個の可変長命令を同時に読み出す命令読み出し装置と、読み出された命令を解読し、命令の種類とオペランドの種類を識別する複数個のデコード装置と、デコード装置のデコード結果に基づいて、必要なオペランドを読み出す複数のオペランド読み出し装置と、該オペランドに対して、命令の種類に従い演算を行なう複数の

演算装置から成る多段バイオペラント計算機において、前記デコード装置は可変長命令の最小単位と等しいビット幅から成る複数のデコーダを有し、該デコーダは主記憶装置より読み出された複数の命令に対して該命令の最小の単位毎に同時にデコードし、デコードした結果に基づいて各命令の先頭を識別し、複数の命令を同時にデコードするようにしたことを特徴とする複数命令同時処理方式。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、逐次的に命令を実行する演算処理装置に係り、特に複数の命令を同時に実行する演算処理装置に関する。更に詳しくは、本発明は、複数のバイオペラントからなる演算処理装置において、命令の逐次性を維持しつつ、複数の命令を同時に実行するための、アーキテクチャに関する。

【従来の技術】

従来、汎用計算機の高性能化は、バイオペラントを多段化することによって実現してきた。これ

は、1つの命令の実行に必要な処理、例えば、命令フェンチ、デコード、オペランドアドレス計算、オペランドフェンチ、演算等の処理を、それぞれ独立なステージとし、ステージ間で異なる命令を実行することにより高性能化を図る手段である。多段バイオペラント方式では、命令が逐次的に実行されることを前提としている。すなわち、分岐命令等のプログラム制御命令が実行されない限り、プログラムカウンタに基づいて、逐次的に命令が実行され、命令の実行順序が入れ変わることは、あり得ない。従来の汎用計算機で実行される命令は、この命令実行の逐次性を前提とした仕様となっている。

一方、単一のプロセッサにおいて、複数命令を並列に実行することによって高速化を図る試みが古くからなされてきた。例えば、“Parallel Operation in the Control Data 6600,” Proc. of Spring Joint Computer Conference, 1964に記載されているCDC6600。最近の計算機では、

“Supercomputing on Chip,” VLSI Systems

Design May 1988, pp 24-33に記載されているモトローラ社のMC88100 等がある。又、特開昭62-282142号に記載の“複数実行ユニット・ユニプロセッサシステム”も同様のアーキテクチャと考えられる。

CDC6600, MC88100は、固定小数点、浮動小数点の演算を、汎用レジスタ間のデータにのみ限定している。汎用レジスタと、主メモリ間のデータ転送は、専用のロード／ストア命令によって実行される。又、演算ユニットは複数個設けられ、独立に動作可能となっている。この様なデータストラクチャを採用することにより、主メモリと、汎用レジスタ間の転送命令と演算命令、あるいは、複数の演算命令を並列に実行することが可能となる。本アーキテクチャにおいては、転送命令、演算命令は非同期に実行される。この命令実行の非同期性は、プログラム中に内在する並列性を引き出すという点では有効であるが、いくつかの問題点を含む。

第1の問題点としては、命令の逐次性を維持す

るために複雑な制御機構が必要となることである。すなわち、あるデータに対して演算を施す場合、対象となるデータを主メモリから汎用レジスタに転送し、汎用レジスタ上のデータに対して演算を行ない、その結果を汎用レジスタから主メモリへ転送する。これらの処理は、ロード命令、演算命令、ストア命令の3つの命令によって実現され、且つ、これらの3命令は、逐次的に実行されなければならない。しかし、もし、各命令が非同時に実行されるならば、命令の逐次性を保証できない。このため、CDC6600 アーキテクチャでは、スコアボード方式を採用することにより命令の逐次性を維持している。これは、汎用レジスタに各エンタリーニスコアボードビットと呼ばれる排他制御用のフラグを設ける方式である。命令をデコードした時点で、該命令のオペランドを含む汎用レジスタのフラグをONにする。該命令の実行が完了した時点で、ONしていたフラグをクリアする。スコアボードビットがONとなっているレジスタにアクセスしようとした命令は、ブロックされフラ

グOFFとなるまでアクセスできない。これによつて、前述した命令の逐次性を維持する。特開昭62-262142号に記載の“複数実行ユニット・ユニプロセッサシステム”においても、複数の演算ユニットが設けられ、非同期に複数の命令が実行され得る。本アーキテクチャにおいても、命令の逐次性を保証するために、汎用レジスタに、より拡張された排他制御機構を設けている。この様な汎用レジスタファイルの排他制御機構は、ハードウェアの複雑さが増すことに加え、演算処理の性能低下の原因にもなり得る。すなわち、ロード、演算、ストアといった一連の逐次的な処理を実行する場合、従来の単一バイブルイン方式では、命令の逐次性が保証されているため、汎用レジスタの排他制御を簡略化することが可能であり、ロードしたデータを汎用レジスタを介さず直接演算命令に渡すことが可能であった。一方、CDC6600 アーキテクチャでは、ロードしたデータが汎用レジスタに格納され、スコアボードフラグがクリアされるまで、次の演算命令を実行できない。すなわち、

排他制御のオーバヘッドにより、命令間のデータ受渡しが遅れることになる。

又、命令実行の非同期性に伴なう第2の問題点としては、演算処理装置の状態の管理の複雑さを挙げることができる。従来の単一バイブルイン方式では、命令の実行順序が変化することなく、命令の順序に従つて、演算処理装置の状態が変化しこれが状態レジスタに反映される。これが守られるならば、状態の管理は容易である。例えば、演算処理装置の状態に従つて分岐する条件分岐命令を実行する場合、条件の判定を行なう時には、それ以前の命令の実行結果が、状態レジスタに反映されていることが保証される。又、例えば、割込要求があつた場合、割込要求が発生した時点の演算処理装置の状態は容易に判別可能である。そして、割込要求に対する何らかの処理を実施した後、割込んだ時点の演算処理装置の状態を再現することも容易である。

これに対し、非同期に命令が実行される場合には、命令が逐次的に実行される保証がなく、演算

処理装置の状態の管理が複雑になる。例えば、前述の条件分岐命令と、条件を生成する命令が非同時に実行されるならば、条件分岐命令を実行する時に、条件を生成する命令の実行結果が状態レジスタに反映されているとは限らない。この問題に対して、モトローラ社のMC88100では、条件生成命令の実行結果の状態を汎用レジスタを介して条件分岐命令に渡す方法を探っている。この方法によれば、汎用レジスタの排他制御機構により、条件生成命令と条件分岐命令の同期をとることが可能となる。しかし、本方式では、条件分岐命令が、そのオペランドとして汎用レジスタを指定できる命令仕様となつてゐることが不可欠である。該命令仕様を持たない命令セットを実行する計算機では、本方式は実現できない。

〔発明が解決しようとする課題〕

上記の様に、複数の異なる実行ユニットを設け非同期に命令を実行する様な従来の複数命令同時処理方式では、本質的に逐次的な処理の実行順序を保証するために、汎用レジスタにおいて複雑な

排他制御機構が不可欠となる問題があつた。又、該排他制御機構に起因して、命令間のデータの受渡しのオーバヘッドが大きくなり性能が低下する問題があつた。更には、命令が非同期に実行されるため、命令が順序に従つて実行されるとは限らず演算処理装置の状態レジスタの管理が複雑になる問題があつた。

複数命令を1命令実行時間間に同時に実行させる例として特開昭62-65133号公報が知られているが、ここには、複数命令を具体的にどのように実行するかが開示されていない。

本発明の目的は、プログラムに記述された命令の順序に従い、逐次性を維持しつつ複数命令を同時に処理可能な演算処理装置および複数命令同時処理方式を提供することにある。

本発明の他の目的は、複数の演算処理装置に対して少なくとも1つの状態レジスタを持ち、該状態レジスタが、プログラム中に記述された命令の順序に従い更新されることを保証する複数命令同時処理方式を提供することにある。

ファイル及び、キヤシシユメモリは、複数のパイプラインによって共有され、各パイプに対して、同時にオペランドを供給できる様に複数のリードライトポートを持つ。

〔作用〕

デコーダは、対象となる命令が固定長命令、あるいは可変長命令に係わらず、同時に複数の命令をデコードし、命令の切出し及び、分析を行なう。切出された複数の命令は、オペランドの競合検証あるいは、命令種類の比較が行なわれ、並列実行可能かどうかの判定が行なわれる。並列実行可能であれば、これらの命令は結合され、複数のパイプラインによって実行される。この時、結合された複数の命令は同期して実行される。すなわち、命令の複雑さに係わらず結合された複数の命令は各パイプラインの同一のステージに存在する。又、各パイプラインにおける演算結果の状態は、命令の順序に従つてマージされ、唯一の状態レジスタに反映される。これによつて、命令の実行順序を変えることなく、逐次性を維持して複数の命令を

本発明の他の目的は、汎用レジスタファイルにおいて、排他制御機構を不要とする複数命令同時処理方式を提供することにある。

本発明の他の目的は、同一論理のハードウェアを繰返し用いて構成することが可能な複数命令同時処理方式を提供することにある。

〔課題を解決するための手段〕

上記目的は、同一論理のハードウェアからなる複数のパイプラインによってプロセッサを構成し、複数命令を同時にデコードする手段と、デコードした複数の命令が並列に実行可能かどうか識別し可能ならば、これら複数の命令を結合する手段と結合された複数の命令を、複数のパイプライン処理装置で常に同期させて実行する手段から成る複数命令同時処理方時によつて達成される。複数のパイプラインから構成されるプロセッサには、演算処理結果の状態を示す唯一の状態レジスタが設けられる。結合された複数命令の演算結果の状態は、プログラム中の命令の順序に従つて結合され同時に状態レジスタに反映させる。又、レジスタ

同時に処理することが可能となる。命令の逐次性が保証されることによつて汎用レジスタにおける排他制御を簡略化することが可能となる。又、唯一の状態レジスタは、命令の順序に従つて更新されることが保証され、条件分岐命令、あるいは割込処理における演算処理装置の状態の管理が容易となる。

〔実施例〕

以下、本発明の一実施例を図面を用いて説明する。第2図は、本発明が適用される計算機システムの1例を示している。クラスタコンピュータ100, 110, 120は、それぞれグローバルメモリポート131, 132, 133によってグローバルメモリ130に接続される。各クラスタコンピュータは、グローバルメモリ130を共有しており、グローバルメモリは高信頼化のため2重化される。又、各クラスタコンピュータは、I/Oスイッチングネットワーク140を介して磁気ディスク141, 142、あるいは、端末装置143, 144に接続される。クラスタコンピュ

ータ100の内部では、演算処理装置103, 104, 105, 106が、共有バス102、メモリポート108を介して、共有メモリ101に接続される。共有メモリ101には、各演算処理装置で必要となるプログラムや、データが格納される。演算処理装置から磁気ディスク141, 142等の入出力装置をアクセスする場合は、入出力ポート107を介して行なわれる。

次に、第3図を用いて、演算処理装置103の内部構成について詳細に説明する。命令用キヤツシユメモリ230は、演算処理装置103にて実行する命令を一時的に保持する。命令フェンチユニット200は、命令用キヤツシユメモリ203より命令を読み出し、命令実行ユニット210に転送する。命令フェンチユニット200の送出する論理アドレス201は、命令用アドレス変換バッファ220によって物理アドレスに変換され、命令用キヤツシユメモリ230に供給される。命令用キヤツシユメモリ230より読み出された命令はバス202を介して命令フェンチユニット200

が行なわれる。

次に第4図を用いて命令フェンチユニット200の詳細について説明する。フェンチポインタ300はフェンチすべき命令のアドレスを保持する。命令が逐次的にフェンチされる限り、セレクタ302は加算器301を選択しており、フェンチポインタは特定の増分を加算される。本実施例では、1回の命令フェンチで読み出すデータ幅を16Bytesとしているため、フェンチポインタ300の増分は16となっている。フェンチした命令の内に分岐命令が存在した場合、セレクタ302は、分岐予測バッファ330、あるいは、命令実行ユニットより送られてくる分岐先アドレス304を選択し、分岐先アドレスをフェンチポインタ300にセットする。フェンチポインタ300のアドレスに従って、命令用キヤツシユメモリ230より読み出された命令は、セレクタ303を介して、命令バッファ310に格納される。命令バッファ310は、ファーストイン・ファーストアウト方式のバッファであり、そのサイズは、ここでは、16

に供給される。命令フェンチユニット200の他の機能としては、分岐予測バッファを内蔵しており、フェンチした命令の中に分岐命令を検出すると、分岐予測バッファをアクセスすることにより、分岐先の命令アドレスを識別し、命令フェンチの方向制御を行なう。オペランド用キヤツシユメモリ250は、命令実行ユニット210によってアクセスされるオペランドを一時的に保持する。オペランド用アドレス変換バッファ240は、命令実行ユニット210の送出する論理アドレス203を物理アドレスに変換しオペランド用キヤツシユメモリ250に送る。命令実行ユニットは、命令フェンチユニット200より受け取った命令をデコードし、その結果に従って、オペランドのアドレス計算、オペランドフェンチ、及び演算を行なう。共有バスモニタ260は、共有バス102上のトランザクションを監視し、必要ならば、オペランド用キヤツシユメモリ250の無効化、更新等を行なう。これによって、複数の演算処理装置に設けられたオペランドキヤツシユメモリの一貫性を保証

Bytes×8エントリで考える。312は、命令バッファ310の読み出しアドレスレジスタである。読み出しアドレスレジスタ312は、命令バッファ310の任意のバイト位置を示しており、アライナ311は、該バイト位置より16Bytesの情報を読み出して、デコーダ314に送る。命令切出し部315より、切出した命令のサイズが加算器313に転送され、新たな読み出しアドレスレジスタ312の値が決定される。デコーダ部314は、命令バッファから読み出された16Bytesの情報を、命令の最小単位と等しいビット幅を持つ複数のデコーダによってデコードを行なう。ここでは、命令の最小単位を2Bytesとしており、16Bytesの情報は、2Bytes毎8つのデコーダで同時にデコードしている。これら8つのデコーダの分析結果は、命令切出し部315に転送される。命令切出し部315は、デコーダ部の情報に従い、第1命令319の切出し、及び、第1命令のサイズ316の識別、並びに第2命令325の切出し、及び第2命令のサイズ325の識別を行なう。こ

の例では、同時に2命令の切出しとしたが、当然のことながら2命令以上の切出しを同時に行なう構成も可能である。以上の様なデコード方式を採用すれば、可変長命令をデコードする場合でも、同時に複数の命令を切出すことが可能となる。切出された第1命令319、第2命令325、及び、それぞれのサイズ情報316、317は、実行ユニット用命令バッファ340に同時に格納される。

一方、プログラムカウンタ320は、デコーダ部314にて切出される第1命令の主メモリ上のアドレスを保持している。第2命令のアドレスは、プログラムカウンタ320に第1命令のサイズ316を加算器323で加算することによって求められる。第1、第2命令の主メモリ上のアドレスは、各命令が実行ユニット用命令バッファ340に格納される時に、附加情報として同時に格納される。プログラムカウンタ320の更新は、命令の分岐が無い限り命令切出し部315より送出される第1、第2命令のサイズの和318を、加算器321により加算することによって新たな値が

令が、分岐すると予測される分岐先命令のアドレス。

5) 分岐先命令335…該当する分岐命令が、分岐すると予測される分岐先の命令そのもの。

分岐予測バッファ330は、分岐命令が実行された時の履歴を記憶しておき、再度同一の分岐命令が復された時に、その分岐先を予測するものである。その動作を以下に示す。命令切出し部315において、切出された命令が分岐命令であった場合、それが、第1命令か第2命令かに基づいてセレクタ324を制御し、該分岐命令のアドレスを分岐予測バッファ330に送る。分岐予測バッファでは、送られてきたアドレスで、分岐予測バッファの特定のエントリを選択するとともに、比較用アドレスタグ332を比較器336で比較することにより、該当する分岐命令が登録されているか検証する。該分岐命令が登録されており、且つ、分岐予測ビット333が、分岐を示していれば、分岐先アドレス334を、プログラムカウンタ320及び、フェッчポインタ300にセットす

求められる。分岐命令によってプログラムの流れが変わった場合には、セレクタ322により、分岐予測バッファ330からの予測アドレス、あるいは、命令実行ユニットからの分岐先アドレス325を選択してプログラムカウンタ320にセットする。

次に分岐予測バッファ330に関して説明する。分岐予測バッファ330に格納される情報は、以下に示す5項目である。

- 1) 有効ビット331…各エントリーが有効であることを示す。
- 2) 比較用アドレスタグ332…分岐命令のアドレスの一部を保持し、これを外部からのアドレスと比較器336で比較することにより、該当する分岐命令が、分岐予測バッファ330内に存在するかどうかの検証が行なわれる。
- 3) 分岐予測ビット333…該当する分岐命令が条件分岐命令であった場合、分岐するか否かの情報を与える。
- 4) 分岐先命令アドレス334…該当する分岐命

令が、分岐すると予測される分岐先命令のアドレス。

る。この時、命令バッファ310は全てクリアされる。次に、分岐先命令335をセレクタ303を介して命令バッファ310に格納する。一方、分岐予測ビット333が分岐しないことを示していれば、ノーオペレーションとする。

次に第5図を用いて、命令実行ユニット210の詳細を説明する。第5図の例では、2命令を同時に実行する構成を示しているが、2命令以上を同時に実行する構成も容易に実現できる。実行ユニット用命令バッファ340より2つの命令が同時に読み出され、デコーダ400、401により命令の種類及び、オペランドの種類等が識別される。ここで、デコーダ400において、先に実行されるべき命令（第1命令）がデコードされ、デコーダ401において後に実行されるべき命令（第2命令）がデコードされるものとする。これらの情報は、命令結合判定部402に送られる。命令結合判定部では、命令の種類及びオペランドの競合などが検証され、実行ユニット用命令バッファ340より読み出された2つの命令が結合可能かどうか

うかの判定を行なう。結合可能な命令の種類は、第7図に示される。ほとんどの命令の組が結合可能であるが、ビットフィールド命令、十進演算命令等は、他の命令と結合できない。又、分岐命令どうし、サブルーチンリンク命令どうしも結合できない。又、一方の命令のデステイネーションオペランドが、他方の命令のソースオペランドとなつている場合には、該2つの命令は結合できない。

命令結合判定部402において、結合可能と判定された命令の組は、以降のアドレス計算、オペランドフェッチ、演算の各パイプラインステージで同期して実行される。結合不可と判定された場合には、第1命令のみが、以降のステージに渡され、残った命令は次の第1命令となり、更にその次の命令とともにデコードされ結合判定が行なわれる。

結合された各命令のデコード結果は、第1命令が、レジスタ群410-414に、第2命令がレジスタ群415-419にセットされる。レジスタオペランドアドレスレジスタ410, 411は、

レジスタ425に格納される。第2命令に関しても同様な処理が行なわれ、論理アドレスが、レジスタ426に格納される。ここで、アドレス用レジスタファイル420は、第1命令、第2命令により共有されており、複数の読み出しポートを持つことにより、第1、第2命令で同時にアドレス計算を行なうことが可能となつていて。

次に、メモリオペランドの読み出しステージについて説明する。第1オペランドが、メモリオペランドを含む場合、アドレス計算ステージによって得られた論理アドレス425によってメモリアクセスを行なう。論理アドレス425は、オペランド用アドレス変換バッファ430により、主メモリ上の物理アドレスに変換される。該物理アドレスによりオペランド用キヤツシユメモリ431がアクセスされ、読み出されたメモリオペランドがレジスタ434に格納される。第2命令についても同様にしてレジスタ435にメモリオペランドが格納される。オペランド用アドレス変換バッファ430、及びオペランド用キヤツシユメモリ431

それぞれ、第1命令のソース、デステイネーションオペランドのレジスタアドレスが格納される。第2命令に関しては、418, 419のレジスタが同等の機能を持つ。又、第1命令がメモリオペランドを含む場合には、ベースレジスタのレジスタアドレスが414に、インデクスレジスタのレジスタアドレスが413に、デスプレースメント情報が412に格納される。第2命令に関しては、レジスタ415, 416, 417が同等の機能を有する。

次にアドレス計算ステージの処理について説明する。第1命令が、メモリオペランドを含む場合、その論理アドレスを計算する必要がある。メモリオペランドのアドレスは、レジスタ414によつて指定されるアドレス用レジスタファイル420内のベースレジスタの内容と、レジスタ413によつて指定されるアドレス用レジスタファイル420内のインデクスレジスタの内容と、デスプレースメント情報412を、加算器421で加算することによって求められ、論理アドレスレジ

は、第1、第2命令によつて共有されており、複数の読み出しポートを持つことにより、第1、第2命令のメモリオペランド読み出しを同時に実行できる。ここで注意すべきこととしては、例えば、第1命令でキヤツシユミスピットが発生し、次のステージに移れない場合には、第2命令も同様に次のステージに移れない。

次にオペランドフェッチステージの構成について説明する。第1命令においてオペランドがレジスタである場合には、レジスタオペランドアドレスレジスタ432, 433の情報に従つて、データ用レジスタファイル440より、オペランドを読み出す。一方、メモリオペランドであれば、レジスタ434よりアライナ441を経て、オペランドを得る。

又、同一のパイプラインにおいて1つ前に実行された命令の結果をソースオペランドとする場合には、パイプ内バイパスルート460によりオペランドを得る。一方、他方のパイプラインにおいて、1つ前に実行された命令の結果をソースオペ

ランドとする場合には、パイプ間バイパスルート 461 によりオペランドを得る。以上の処理は、第2命令においても同様に行なわれる。

演算器 454, 455においては、オペランドフェンチステージにより得られたオペランドに対して演算が実行され、その結果が、レジスタ 456, 457 に格納される。その後、演算結果は、アドレス用レジスタファイル 420, データ用レジスタファイル 440、あるいは、オペランド用キヤツシユメモリ 431 に格納される。演算器 454, 455 における演算結果の状態 (ZERO, overflow 等) 462, 463 は、状態コード生成回路 458 に転送され、状態レジスタ 459 に反映される。

次に、第6図を用いて、状態コード生成回路について詳細に説明する。状態コード生成回路 458 は、2つの機能を持つ。1つは、第1命令の演算結果の状態と、第2命令の演算結果の状態を、命令の順序を考慮してマージし、状態レジスタに反映する機能。第2の機能は、条件分岐命令と、条件

915 は、状態レジスタ 459 と、分岐条件判定情報 904 より分岐するか否かを決定する。その結果と、分岐予測結果 905 を比較器 916 で比較し、一致すれば、ノーオペレーション、不一致であれば、全てのパイプラインをキヤンセルして、正しい方向に分岐する。一方、分岐条件を生成する命令と条件分岐命令を同時に実行する場合を考える。分岐条件生成命令を第1命令、条件分岐命令を第2命令とする。この時、条件分岐命令を実行する時点では、分岐条件は、状態レジスタ 459 に反映されていない。従って、この場合には、セレクタ 914 が、第1命令の演算結果の状態 462 を選択し、分岐判定回路 915 に入力する。分岐判定回路 915 は、第1命令の演算結果の状態 462 と、分岐条件判定情報 904 より分岐するか否かを決定する。その結果と、分岐予測結果 905 と比較器 916 で比較し、一致すればノーオペレーション、不一致であれば、全てのパイプラインをキヤンセルして正しい方向に分岐する。

以上の様な状態コード生成回路 458 の機能に

件を生成する命令を同時処理するための条件判定機能である。まず第1の機能については、第1命令の演算器 454 より出力される演算結果の状態 462、及び第2命令の演算器 455 より出力される状態 463 を状態生成部 918 に入力する。状態生成部 918 では、第1命令が、第2命令よりも先に実行されるべき命令であることを考慮し、第1命令からの状態 462 の上に第2命令からの状態を反映した後、状態レジスタ 459 に格納する。

次に、第2の機能について説明する。条件分岐命令が、第2命令のパイプラインで実行されると仮定すると、分岐条件判定情報がレジスタ 904 に、又、分岐予測バッファによる予測結果が、レジスタ 905 に格納される。今、分岐条件を生成する命令と条件分岐命令が逐次的に実行されたとすると、条件分岐命令を実行する時点では、分岐条件は既に状態レジスタに反映されている。従つてセレクタ 914 で状態レジスタ 459 を選択し、分岐判定回路 915 に入力する。分岐判定回路

より、状態レジスタ 459 が、命令の順序に従つて更新されることを保証し、又、条件分岐命令と、分岐条件を生成する命令を同時に実行することが可能となる。

次に、第1図及び、第8、第9図を用いて、パイプライン動作を説明する。第1図は、2命令の同時処理を実現する本実施例のパイプライン構成を示したものである。命令フェンチステージ 500 は、命令用キヤツシユメモリ 520 から、複数の命令を同時に読み出す。プリデコードステージ 501 は同時に複数の命令の切出しを行ない、分岐命令があれば、分岐予測バッファ 521 をアクセスして、分岐方向を決定する。命令バッファステージ 502 では、実行ユニット用命令バッファからの命令の読み出しを行なう。デコード・アンド・コンバインステージ 503 では、2命令を同時にデコードし、その結果に基づいて、結合可能かどうかの判定を行なう。アドレス計算ステージ 504, 511 はメモリオペランドの論理アドレスを計算する。アドレス変換ステージ 506, 512 では、

メモリオペランドの論理アドレスに変換する。オペランドフェシチステージ508, 515では、オペランド用キヤツシユメモリ523、あるいは、レジスタファイル522よりオペランドを読出す。演算ステージ509, 516では、読出したオペランドに対して演算を行なう。ライトステージ510, 517では、演算した結果を、オペランド用キヤツシユメモリ523、あるいはレジスタファイル522に格納する。アドレス計算ステージ以降は、同一論理の2本のバイブラインによつて構成されている。デコード・アンド・コンバインステージ503において結合された命令はこの2本のバイブラインで同期して実行される。

第8図は、2命令の同時処理が、効率良く実行されている場合のパイプラインステージフローを示している。この中で、3番目、4番目の命令の同時実行は、前述した様に、パイプライン間で、演算結果の状態を転送することによって実現される。又、9番目と10番目の命令の並列実行は、9番目のサブルーチンジヤンプ命令に関する分岐

予測が成功することによって実現される。

第8図もまた、2命令同時処理方式におけるバイブラインステージフローを示している。3番目と4番目の命令は、d7のレジスタが競合したために命令の結合ができなかつた例を示している。この場合には、3番目の命令のみが単独で実行され、4番目の命令は、5番目の命令と結合され実行されている。又、8番目と9番目の命令は、結合には成功したが、8番目の命令と、7番目の命令の間で、a0レジスタが競合し、8番目の命令が、待たされた場合を示している。この時、8番目の命令と結合に成功した9番目の命令も待たされてしまう。このバイブルайн間の同期によって、命令の逐次性が維持される。

(発明の効果)

本発明によれば、命令の逐次性を維持して複数命令を同時に実行できるので、汎用レジスタファイルの排他制御を簡略化でき高性能化が可能となる。又、唯一の状態レジスタが、命令の順序に従つて更新されることを保証できるので、演算処理


装置の状態の管理が容易になる。

4. 図面の簡単な説明

第1図は、本発明の一実施例のバイブライン構成図、第2図は、本発明が適用される計算機システムの構成図、第3図は、第2図における演算処理装置の内部構成、第4図は、第3図における命令フェッчユニットの内部構成、第5図は、第3図における命令実行ユニットの内部構成、第6図は、第5図における状態コード生成回路の内部構成、第7図は、結合可能な命令の組合せ図、第8図、第9図は、バイブルインステージフローの一例である。


500…命令フェッチステージ、503…デコード・アンド・コンバインステージ、504, 511…アドレス計算ステージ、508, 515…オペランドフェッチステージ、509, 516…演算ステージ、522…マルチポートレジスタファイル、523…オペランド用キャッシュ。

第 1 図




代理人 兼理主 小川穂男


第 2 図




第 3 図




第 4 図



第 5 圖



第 6 図



第 7 図

第 8 図

時間											
0	1	2	3	4	5	6	7	8	9	10	11
(1) addq #1, -4 (FP)	D&C	A	T	OF	E	W					
(2) move -8 (FP), d0	D&C	A	T	OF	E	W					
(3) cmp d0, d7	D&C	A	T	OF	E	W					
(4) bcc 1000	D&C	A	T	OF	E	W					
(5) move -8 (FP), -(SP)	D&C	A	T	OF	E	W					
(6) move -4 (FP), -(SP)	D&C	A	T	OF	E	W					
(7) move #3D3C, -(SP)	D&C	A	T	OF	E	W					
(8) move #3C70, -(SP)	D&C	A	T	OF	E	W					
(9) jsr 2000	D&C	A	T	OF	E	W					
(10) link FP, #FFFF8	D&C	A	T	OF	E	W					

→ 1 マシンサイクル

第 9 図

時間															
0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
(1) move d7, (SP)	D&C	A	T	OF	E	W									
(2) move #1, -4 (FP)	D&C	A	T	OF	E	W									
(3) move 8 (FP), d7	D&C	A	T	OF	E	W									
(4) addq #2, d7	D&C	A	T	OF	E	W									
(5) move C(FP), d0	D&C	A	T	OF	E	W									
(6) add, d7, d0	D&C	A	T	OF	E	W									
(7) move 10 (FP), a0	D&C	A	T	OF	E	W									
(8) move d0, (a0)	D&C						A	T	OF	E	W				
(9) move (SP), d7	D&C						A	T	OF	E	W				
(10) link FP							D&C	A	T	OF	E	W			